众核处理器

编辑
本词条由“匿名用户” 建档。

众核处理器是为高度并行处理而设计的特殊类型的多核处理器,包含许多更简单、独立的处理器内核(从几十个内核到几千个或更多)。众核处理器广泛用于嵌入式计算机和高性能计算。 众核处理器与多核处理器的不同之处在于,从一开始就针对更高程度的显式并行和更高吞吐量(或更低功耗)进行了优化,但代价是延迟和更低的单线程性能。 相比之下,更广泛的多核处理器类别通常旨在有效地运行并行和串行代码,因此更加强调高单线程性能(...

众核处理器

编辑

众核处理器是为高度并行处理而设计特殊类型的多核处理器,包含许多更简单、独立的处理器内核(从几十个内核到几千个或更多)。众核处理器广泛用于嵌入式计算机和高性能计算。

与多核架构对比

编辑

众核处理器与多核处理器的不同之处在于,从一开始就针对更高程度的显式并行和更高吞吐量(或更低功耗)进行了优化,但代价是延迟和更低的单线程性能。

相比之下,更广泛的多核处理器类别通常旨在有效地运行并行和串行代码,因此更加强调高单线程性能(例如,将更多的芯片用于无序执行,更深的管道,更多超标量执行单元、更大、更通用的缓存)和共享内存.这些技术将运行时资源用于找出单个线程中的隐式并行性。它们用于从单核处理器不断发展(具有向后兼容性)的系统中。它们通常具有“少数”核心(例如2、4、8),并且可能由异构系统中的众核加速器(例如GPU)补充。

动机

编辑

缓存一致性是限制多核处理器扩展的一个问题。众核处理器可以通过消息传递、暂存器内存、DMA、分区全局地址空间、或只读/非一致缓存等方法绕过这一点。使用片上网络和本地存储器的众核处理器使软件有机会明确优化任务的空间布局(例如,在为TrueNorth开发的工具中可以看到)。

众核处理器可能与源自高性能计算的技术(如集群和矢量处理器)有更多共同点(在概念上)。

GPU可以被认为是具有多个着色器处理单元的多核处理器的一种形式,并且只适用于高度并行的代码(高吞吐量,但单线程性能极差)。

合适的编程模型

编辑
  • 消息传递接口
  • OpenCL或其他支持计算内核的API
  • 分区的全局地址空间
  • 演员模型
  • 开放MP
  • 数据

众核系统的类

编辑
  • GPU,可以说是多核矢量处理器
  • 大规模并行处理器阵列
  • 简单处理器的异步数组

众核处理器

特定的众核架构

编辑
  • ZettaScaler,日本PEZYComputing2048核模块
  • XeonPhi协处理器,具有MIC(集成多核)架构
  • AdaptevaEpiphanyArchitecture,一种使用PGAS暂存器存储器的多核芯片
  • CoherentLogixhx3100处理器,基于HyperX架构的100核DSP/GPP处理器
  • MovidiusMyriad2,一个多核视觉处理单元(VPU)
  • Kalray,用于数据密集型任务的多核PCI-e加速器
  • Teraflops研究芯片,一个使用消息传递的多核处理器
  • TrueNorth,具有片上多核网络架构的AI加速器
  • 绿色阵列,一种使用消息传递的多核处理器,针对低功耗应用。
  • Eyeriss,一种多核处理器,设计用于运行用于嵌入式视觉应用的卷积神经网络
  • Graphcore,众核人工智能加速器

具有1M+CPU内核的特定众核计算机

编辑

许多由多核处理器构建的计算机具有一百万个或更多单独的CPU内核。示例包括:

  • Gyoukou(日文:暁光赫本:gyōkō,黎明之光),由ExaScaler和PEZYComputing开发的超级计算机,总共有20,480,000个处理元件以及1250个IntelXeonD主机处理器。
  • SpiNNaker,作为人脑计划的一部分构建的大规模并行(1MCPU内核)多核处理器(基于ARM)。

内容由匿名用户提供,本内容不代表vibaike.com立场,内容投诉举报请联系vibaike.com客服。如若转载,请注明出处:https://vibaike.com/132062/

(3)
词条目录
  1. 众核处理器
  2. 与多核架构对比
  3. 动机
  4. 合适的编程模型
  5. 众核系统的类
  6. 特定的众核架构
  7. 具有1M+CPU内核的特定众核计算机

轻触这里

关闭目录

目录