地址解码器

在数字电子学中，地址解码器是一种二进制解码器，具有两个或多个地址位输入和一个或多个设备选择信号输出。当特定设备的地址出现在地址输入上时，解码器断言该设备的选择输出。一个专用的、单输出地址解码器可以结合到地址总线上的每个设备中，或者一个地址解码器可以服务于多个设备。

具有n个地址输入位的单个地址解码器可以为多达2n个设备提供服务。7400系列集成电路的几个成员可以用作地址解码器。例如，当用作地址解码器时，74154提供四个地址输入和十六个（即24）设备选择器输出。

地址解码器是二进制解码器电路的一种特殊用途，称为“解复用器”或“解复用器”（74154通常称为“4到16解复用器”），除了地址解码之外，它还有许多其他用途。

地址解码器是使用总线的系统的基本构建块。它们出现在所有集成电路系列和工艺以及所有标准FPGA和ASIC库中。它们在数字逻辑设计的介绍性教科书中进行了讨论。