阈值电压

场效应晶体管 (FET) 的阈值电压通常缩写为 Vth 或 VGS(th)，是在源极端子和漏极端子之间形成导电路径所需的最小栅源电压 (VGS)。它是保持电源效率的重要比例因子。

当提及结型场效应晶体管 (JFET) 时，阈值电压通常称为夹断电压。这有点令人困惑，因为应用于绝缘栅场效应晶体管 (IGFET) 的夹断是指在高源-漏偏压下导致电流饱和行为的沟道夹断，即使电流从未关闭。与夹断不同，阈值电压一词是明确的，在任何场效应晶体管中都指代相同的概念。

在 n 沟道增强型器件中，晶体管内自然不存在导电沟道，需要正栅极到源极电压才能创建这样的沟道。 正电压将体内自由漂浮的电子吸引到栅极，形成导电通道。

但首先，必须在栅极附近吸引足够的电子，以抵消添加到 FET 主体的掺杂离子；这形成了一个没有移动载流子的区域，称为耗尽区，发生这种情况的电压是 FET 的阈值电压。

进一步增加栅极到源极电压将吸引更多电子到栅极，从而能够创建从源极到漏极的导电沟道；这个过程称为反转。p 沟道增强型 MOS 晶体管则相反。当 VGS = 0 时，设备处于“关闭”状态，通道打开/不导通。向 p 型增强型 MOSFET 施加负栅极电压可增强通道导电性，使其“导通”。

相反，n 沟道耗尽型器件具有自然存在于晶体管内的导电沟道。因此，术语阈值电压并不容易适用于开启此类设备，而是用来表示沟道足够宽以允许电子轻松流动的电压电平。这种易流动阈值也适用于 p 沟道耗尽型器件，其中从栅极到主体/源极的负电压通过迫使带正电的空穴远离栅极-绝缘体/半导体界面而产生耗尽层，留下暴露了一个固定的、带负电荷的受体离子的无载流子区域。

对于 n 沟道耗尽型 MOS 晶体管，负栅极-源极电压将耗尽（因此得名）其自由电子的导电沟道，从而将晶体管“关闭”。同样，对于 p 沟道耗尽型 MOS 晶体管，正栅极 - 源极电压将耗尽其自由空穴的沟道，使其“关闭”。

在宽平面晶体管中，阈值电压基本上独立于漏源电压，因此是一个明确定义的特性，但由于漏极引起的势垒降低，在现代纳米尺寸的 MOSFET 中它不太清楚。

源极（左侧）和漏极（右侧）标记为 n+，表示重掺杂（蓝色）n 区。耗尽层掺杂剂标记为 NA-，表示（粉红色）耗尽层中的离子带负电，空穴非常少。在（红色）体积中，孔的数量 p = NA 使体积电荷中性。

如果栅极电压低于阈值电压，增强型晶体管将关闭，理想情况下晶体管的漏极到源极之间没有电流。事实上，即使栅极偏置电流低于阈值（亚阈值泄漏）电流，也存在电流，尽管它很小并且随栅极偏置呈指数变化。因此，数据表将根据指定的可测量电流量（通常为 250 μA 或 1 mA）指定阈值电压。

如果栅极电压高于阈值电压，则增强型晶体管导通，因为在氧化硅界面的沟道中有很多电子，形成一个低电阻沟道，电荷可以从中流出，排到源头。

对于明显高于阈值的电压，这种情况称为强反转。当 VD >时，通道呈锥形。因为电阻通道中的电流导致的电压降会在接近漏极时减少支持通道的氧化场。

身体效应是阈值电压的变化量大约等于源体电压 V S B {displaystyle V_{SB}} 的变化量，因为体会影响阈值电压（当它没有连接到来源）。

它可以被认为是第二个门，有时也称为背门，因此身体效应有时也称为背门效应。