控制总线

在计算机体系结构中，控制总线是系统总线的一部分，CPU 使用它与计算机内的其他设备进行通信。 地址总线承载有关与 CPU 通信的设备的信息，数据总线承载正在处理的实际数据，而控制总线承载来自 CPU 的命令并返回来自设备的状态信号。 例如，如果正在读取数据或向设备写入数据，相应的线路（读取或写入）将处于活动状态（逻辑 1）。

控制总线中线路的数量和类型各不相同，但所有微处理器都有一些通用的基本线路，例如：

• 激活时（逻辑零）指示设备正在被 CPU 读取的单行。
• 激活时（逻辑零）指示设备正在由 CPU 写入的单行。
• 一组指示数据大小的行（8、16、32、64 字节）。

控制总线的RD和WR信号控制RAM的读写，避免了数据总线上的总线争用。

附加线路取决于微处理器，例如：

• 传输 ACK（确认）。 提供数据已被设备确认（读取）的信息。
• 总线请求（BR、BREQ 或 BRQ）。 表示设备正在请求使用（数据）总线。
• 巴士补助金（BG 或 BGRT）。 表示 CPU 已授权访问总线。
• 中断请求（IRQ）。 优先级较低的设备正在请求访问 CPU。

• 时钟信号。 此线上的信号用于同步 CPU 和设备之间的数据。
• 重置。 如果此行处于活动状态，则 CPU 将执行硬重启。

具有多个总线主控器的系统具有额外的控制总线信号，用于控制哪个总线主控器驱动地址总线，从而避免地址总线上的总线争用。