数字降频器

在数字信号处理中，数字降频器（DDC）将一个数字化的、有频带限制的信号以较低的采样率转换为较低频率的信号，以简化后续的无线电阶段。这个过程可以保留原始信号感兴趣的频段内的所有信息。输入和输出的信号可以是实数或复数样本。通常情况下，DDC从原始无线电频率或中间频率向下转换为复杂的基带信号。

DDC由三个子部件组成：一个直接数字合成器（DDS），一个低通滤波器（LPF）和一个下采样器（可集成到低通滤波器中）。DDS在中间频率（IF）产生一个复数正弦波。中间频率与输入信号相乘，产生以和、差频率为中心的图像（这源于傅里叶变换的移频特性）。低通滤波器通过差值（即基带）频率，同时拒绝和值频率图像，从而形成原始信号的复杂基带表示。假设明智地选择中频和低通滤波器的带宽，复合基带信号在数学上等同于原始信号。在其新的形式下，它可以很容易地被降频，而且对许多DSP算法来说更方便。任何合适的低通滤波器都可以被使用，包括FIR、IIR和CIC滤波器。最常见的选择是低分化量（小于10）的FIR滤波器，或在较大的下采样率下使用CIC滤波器，然后再使用FIR滤波器。

DDC的几个变体是有用的，包括许多向DDS输入反馈信号的变体。这些包括。决策定向载波恢复锁相环，其中I和Q与PSK信号的最接近的理想星座点进行比较，产生的误差信号被过滤并反馈到DDS科斯塔斯环路，其中I和Q被乘以低通滤波，作为BPSK/QPSK载波恢复环路的一部分实施DDC最常在现场可编程门阵列或特定应用集成电路的逻辑中实施。虽然软件实现也是可能的，但DDS、乘法器和低通滤波器的输入级的操作都以输入数据的采样率运行。这些数据通常是直接从模数转换器(ADC)取样，取样频率为几十或几百兆赫。CORDIC是实现数字降频器时使用乘法器的一种替代方法。