多米诺逻辑

多米诺逻辑是基于CMOS的动态逻辑技术的演变，它基于PMOS或NMOS晶体管。它允许轨至轨的逻辑摆动。它的开发是为了加快电路的速度，解决过早级联的问题，典型的做法是在多米诺级之间插入小而快的pFET，将级间级联速度限制在一个缩减的xxx值--缩减的确定性xxx值--而不需要其他电路设计互锁。

该术语源于这样一个事实：在多米诺逻辑（由几个阶段组成的级联结构）中，每个阶段都会波及下一个阶段进行评估，类似于多米诺骨牌一个接一个地倒下。

在动态逻辑中，将一个门级联到下一个门时，会出现一个问题。xxx个门的预充电1状态可能会导致第二个门在xxx个门达到正确状态之前过早地放电。这就耗尽了第二个门的预充电，直到下一个时钟周期才能恢复，所以这个错误是无法恢复的。为了级联动态逻辑门，一种解决方案是多米诺逻辑，它在各级之间插入一个普通的静态反相器。虽然这似乎违背了动态逻辑的意义，因为反相器有一个pFET（动态逻辑的主要目标之一是尽可能避免pFET，因为速度问题），但有两个原因，它工作得很好。

首先，没有扇出到多个pFET；动态门正好连接到一个反相器，所以门仍然非常快。此外，由于反相器在动态逻辑门中只连接到nFET，所以它也非常快。第二，反相器中的pFET可以做得比某些类型的逻辑门小。在多米诺逻辑的几级级联结构中，每一级的评估都会波及下一级的评估，类似于多米诺骨牌相继倒下。一旦倒下，节点状态就不能返回到1（直到下一个时钟周期），就像多米诺骨牌一旦倒下就不能站起来一样，这也是多米诺CMOS逻辑名称的由来。它与其他解决级联问题的方法形成对比，在这些方法中，级联被时钟或其他手段打断。