低电压差分信号

低压差分信号（LVDS）是一种高速数据传输的接口标准。 LVDS 根据 ANSI/TIA/EIA-644-1995 进行标准化。 它描述物理层，而不是基于它的更高协议层。

重要的物理特征是：

• 差分电压电平
• 相对较低的电压水平
• 信号由恒流源产生

主要应用在数的高速串行传输中。 此外，嵌入式应用和膝上型电脑中的液晶显示模块数字接口（主要是专有的）基于 LVDS，其中显示器xxx集成在外壳中。

另一方面，PC 和外部显示器之间的数字视频接口，例如数字视频接口 (DVI) 或 HDMI，基于最小化传输差分信号 (TMDS) 的物理层，它基本相似但针对传输距离更长。 PCI Express中的高速串行连接是基于高速电流控制逻辑（HCSL）的。

低电压意味着使用较低的电压而不是通常用于 5V 或 3.3V 的数字系统的高电压。 这有几个优点。 对于 EIA-422 等经典接口，需要相对较高的功率来改变电缆上的电荷。 发生的电压变化和高频充放电电流与高频电场和磁场齐头并进，这代表强电磁干扰。 高频充电反向电流也会导致电源线出现问题。 现代半导体不断增加的结构微型化也需要降低电源电压。 在高数据速率下，没有办法降低信号电平。LVDS 的工作电压摆幅为 350 mV。 差分信号意味着使用两条线路，电压的差异决定了逻辑状态。 对于 LVDS，差异为 350 mV，而对地的xxx电压约为 1200 mV。 两条线上电压的相反变化会产生逻辑变化。 这称为平衡信号。 一条线始终处于高电平，另一条线处于低电平，因此两者都会随着信号电平的变化而变化。

在驱动器侧，恒流源产生 3.5 mA 的电流。 根据输入信号的逻辑电平，这在两条信号线之间切换。 然后另一条线连接到零电平。 在接收器侧，电流流经 100 Ω 终端电阻。 该值对应于线路的特性阻抗。 这在很大程度上避免了反射回信号源。 信号电流在接收器中产生从 +350 mV 到 −350 mV 的电压变化，反之亦然。

低电压电平使 LVDS 信号对 EMI xxx更加敏感。 但是，合适的布局可以抵消对干扰的敏感性：

建议将传出和返回导体靠近布线，或者在接地平面上设计导体，使所需的线路特性阻抗由印刷电路板的几何形状和电介质设置。 由于紧密间隔的导体所跨越的区域很小，来自干扰电磁场的少量磁通量会产生影响，因此只会在线路中产生很小的电压差。 此外，这主要表现为差模干扰，接收器可以承受高达 1000 mV 的 LVDS 传输，因为两个信号电压都以相同的值变化而没有达到范围限制。 结果，最终实现了更好的抗干扰能力。

相反，靠近布线的线路也只会导致推挽有用信号的少量发射。 然而，如果电路设计不当，即使在布线良好的线路布置中也会出现不需要的共模信号，从而导致电磁波的意外发射。 但是，这些可以通过符合 EMC 的整体设计来减少g 的电路，而不仅仅是布线。

对于 GBit/s 范围内的传输链路，应避免路径之间的运行时间差异以及可能与同一总线的其他 LVDS 通道之间的差异。 因此同步信号传输需要相同的导体长度。 这种情况可以 i.a. 可以用曲折的导体来实现。

LVDS 通常作为输入和输出通道的多种信号标准之一集成到 FPGA 中。 Xilinx 等制造商将外壳内的电缆长度表示为所谓的“飞行​​时间”。 该名称表示时间，但它是以毫米为单位的电缆长度。

LVDS 接口的最大数据速率取决于电缆质量。 使用 Cat 5 电缆 UTP，通常可以使用大约 2 m 的电缆长度和 200 MBit/s 的数据速率。 对于长度小于 50 cm 的屏蔽双绞线，例如 B. 显示器的连接，通常可以达到 500 MBit/s。 根据目前的技术水平，极限是几 GBit/s。