Socket 5

Socket 5 是处理器插槽，是 Socket 4 的后续版本。它适用于早期的 Pentium P54C 处理器。 另一方面，后来版本的 P54C 和后续版本 P55C 使用 Socket 7，其原始形式在很大程度上与 Socket 5 兼容，并且还可以容纳所有用于 Socket 5 的 CPU。

Socket 5 的总线协议与 Socket 4 的总线协议基本相同。额外的连接仅与简化的双重处理、高级可编程中断控制器（APIC 现在集成到 CPU 中）以及新奔腾类型的节能模式有关. 另一方面，xxx款 Pentium 类型 P5 的一些不太重要或实际上几乎不使用的连接已被省略。 此外，出于功耗原因，Intel 已将插槽 5 的电压供应降低至 3.3 伏左右——具体取决于所使用的 CPU。 逻辑信号电平已相应更改，但信号时序在很大程度上仍与 Socket 4 的时序一致。

一个新的引脚 BF 引脚还允许插槽 5 在处理器总线和处理器内核之间设置不同的时钟比率。 许多 Socket 5 主板允许使用称为 BF 或 BF0 跳线的跳线来设置此引脚。 xxx个 P54C 奔腾（75 MHz、90 MHz 和 100 MHz 奔腾变体）以 2:3 的总线时钟与内核时钟比率运行，后来（120 MHz 或 133 MHz 变体）以 1:2 的比率运行。 BF0 跳线可用于在这两个比率之间进行选择。

从 133 MHz 的 Pentium 开始，插座 5 被插座 7 取代，其原始形式具有几乎相同的功能，并且有两个，后来甚至三个，而不是一个 BF 引脚。 根据所使用的 CPU，最多可以设置四种或八种不同的总线时钟与内核时钟的比率。

令人难以理解的是，Intel 最初完全区分了 Socket 5 和 Socket 7。 在功能上，最初两者之间的差异远小于用于 Pentium MMX 的早期和晚期 Socket 7 类型之间的差异。

与 Socket 7 ZIF 插座一样，Socket 5 使用交错引脚网格阵列 (SPGA) 布局。 H。 触点的行交错排列以实现更高的封装密度。