闪存

闪存是用于非易失性存储的数字存储芯片，没有涓流功耗。 这种存储器类型的确切名称是闪存 EEPROM。 与普通的 EEPROM 存储器不同，字节（通常是最小的可寻址存储器单元）不能单独擦除或覆盖。 闪存比只读存储器（ROM）慢。

在闪存 EEPROM 存储器中，信息（位）以浮动栅极上的电荷形式存储在存储单元（存储单元）中，或存储在金属隔离器固态场效应晶体管 (MISFET) 的电荷捕获存储元件中。 在这两种情况下，与普通 MISFET 一样，栅极上的电荷（固定空间电荷）会影响源极和漏极接触（所谓的沟道）之间下方区域的电荷载流子，从而影响场的电导率效应晶体管，因此xxx信息存储成为可能。

与普通 MISFET 中的栅极不同，浮动栅极通过电介质（目前主要是二氧化硅）与所有其他部分（沟道区和控制栅极）电气隔离； 因此，浮栅上的电势基本上是不确定的（这也称为浮动）。 在电荷俘获存储器中，这是通过氮化硅的非导电层完成的； 电子和缺陷电子在俘获中心保持静止。 尽管这两种变体在结构设计上都表现出明显的差异，但影响 MISFET 特性的固定电荷的功能原理在这两种情况下是相同的。

然而，为了有针对性地存储信息，必须将电荷放置在浮动栅极或电荷捕获结构上，然后再将其移除。 这种电荷状态的变化只能通过量子物理隧道效应实现，它允许电子穿过实际的非导体。 然而，由于这只是由于较大的差异在通过绝缘体（代表电荷载流子的势垒）的电势中，浮栅的电绝缘意味着引入的电荷不能流出浮栅，并且存储晶体管可以长时间保留其信息。

在该技术的早期阶段，只能区分两种电荷状态，因此每个电池只能存储一位。 同时，闪存EEPROM存储器可以在每个存储晶体管（例如MLC存储单元、TLC存储单元）中存储多个位； 为此，对于浮动栅极，使用晶体管在不同电荷状态下的不同电导率，而对于电荷捕获，则可以在漏极和源极区域中分别存储一位信息。 通过改变通道中读取电流的方向来读取每个 MISFET 的两位。

通过浮栅（闪存场效应晶体管的实际存储元件）存储一个位——下面仅显示了带有浮栅的存储过程。 它位于控制栅极和源极-漏极路径之间，并通过氧化层与控制栅极和控制栅极绝缘。 在浮栅不带电的状态下，当控制栅控制晶体管“打开”时，源-漏通路（沟道）中可以流过电流。 如果通过施加高正电压 (10-18 V) 将电子通过控制栅极带到浮动栅极，则即使晶体管实际切换为“开路”，也没有电流流过源极-漏极路径，因为负极浮动栅极上的电子电势抵消了控制栅极上的电压，从而使闪光晶体管保持关闭状态。

通过在控制栅极通道路径上施加高负电压将电子从浮动栅极驱回，恢复未充电状态。 闪光晶体管甚至有可能进入自导通状态，即。 换句话说，即使控制栅极没有电压（过擦除），它也会传导电流：浮动栅极现在被正电荷载流子（缺陷电子，“空穴”）占据，而不是电子。 这在 NOR 架构中尤其成问题。

注意：充电或未充电浮动栅极状态被视为存储单元的 0 或 1 状态取决于实现。 然而，按照惯例，由逐块擦除创建的浮栅状态通常称为 0（“已擦除”）。相应地，可以逐位设置的状态称为 1（“已编程”） .

闪存是一种只能用量子力学解释的效应的应用。 CHE（沟道热电子）方法通常用于增加电子隧穿到浮栅的可能性：通过在沟道上（即漏极和源极之间）施加电压来加速电子，从而达到更高的能级（因此热），这意味着即使在栅极和沟道之间的电压较低（通常为 10 V）时，它们也会隧穿到浮动栅极。

闪存由一定数量的独立内存元素组成，具体取决于内存大小。 字节或字（通常最多 64 位）可以单独寻址。 在某些架构中，它们也可以单独编写，而在其他架构中，一次只能编写大量数据。 通常，可以进行相反的操作，即删除，但仅限于较大的单元，即所谓的扇区（通常是总存储容量的四分之一、八分之一、十六分之一等）。 逻辑极性并不总是相同的：有些实现将编程实现为从逻辑 0 到 1 的转换，反之亦然。

但是，共同的特征始终是这两个操作：

• 仅表示一个方向的转换（0 到 1 或 1 到 0）
• （通常）只有两者之一可以位选择性地工作：编程。

这意味着重写总是需要擦除操作，然后通过编程操作创建所需的位模式，即所需的内存内容。