前端总线

在计算机技术中，前端总线（FSB）是主处理器（CPU）和北桥之间的接口。

更多具有集成内存控制器的现代处理器不再通过经典的 FSB 连接到北桥，而是通过超级传输 或 QPI 连接。

主内存（RAM）与显卡的AGP插槽或PCI Express插槽通常通过北桥相连。 FSB 指定所有寻址组件的时钟，可以使用分频器和倍频器更改（例如：处理器时钟 = FSB × CPU 倍频）。

通常，总线的时钟频率指定为前端总线的性能，与 DDR 或 QDR 总线对应的倍数。 另一方面，数据宽度或xxx传输速率通常不指定为特征。

在基于 Pentium 4、Pentium M 或 Intel Core 的系统中，前端总线使用 QDR 方法（四倍数据速率 = 四倍数据速率），每个时钟信号传输四个数据包。 这个过程被英特尔的营销部门称为quadpumped，以便能够更好更响亮地传达这个技术特性。 然而，这也导致有关 FSB 时钟频率的信息不正确：这些处理器的 FSB 以 100 到 400 MHz 的时钟频率运行（“FSB 400”到“FSB 1600”），但通常被称为 - 尽管错误地 - 作为 400 - 高达 1600-“MHz”-FSB，这引起了新词“Marketing-Hz”。

AMD 对带有 Socket A 的 FSB 或带有 PowerPC G5 的 IBM 使用类似的过程：FSB 在 DDR 过程中运行（双倍数据速率 = 两倍数据速率）并在每个时钟信号传输两个数据包。 在这里，200 到 400“MHz”的 FSB 也经常被错误地提及，而实际上它们是 100 到 200 MHz 的 FSB（“FSB 200”到“FSB 400”）。

在 Socket 7、Socket 370 或更早版本等较旧的计算机系统中，FSB 以 SDR 方法（单一数据速率）运行，每个时钟信号传输一个数据包。 诸如“FSB 100”之类的规格始终表示以 MHz 为单位的 FSB 时钟频率（此处为 100 MHz）。

用于英特尔酷睿 2 处理器和插槽 LGA775 的英特尔 4 系列芯片组家族的前端总线由 32 条地址线、64 条数据线以及控制和时钟线组成。 地址线使用 DDR 方法操作（每个周期两次传输），因此使用 32 条地址线，每个周期可以传输一个 64 位地址。 数据线在 QDR 过程中运行（每个周期四次传输）。 这意味着每个周期可以传输 4×64 = 256 位或 256/8 = 32 字节。 作为最小的内存单元，与芯片组一起使用的处理器在 RAM 之间传输高速缓存行（64 字节），这需要两个时钟。 该芯片组支持 200、266 或 333 MHz 的 FSB 时钟，乘以 32 字节，这导致数据总线上的数据速率为 6.4 或 8.5 或xxx 10.6 GB/s。