片上网络

片上网络是一个网络为基础的通信子系统上的集成电路（“微型芯片”），最典型地之间模块在一个片上系统（SoC的）。IC上的模块通常是半导体IP核将计算机系统的各种功能图解化，并被设计成网络科学意义上的模块化。片上网络是SoC模块之间基于路由器的分组交换网络。

片上网络技术将计算机网络的理论和方法应用于片上通信，与传统的总线和纵横式通信架构相比，带来了显着的改进。片上网络有多种网络拓扑结构，截至2018年，其中许多仍处于试验阶段。

与其他通信子系统设计相比，片上网络提高了片上系统的可扩展性和复杂SoC的功效。当代个人计算机中常用的NoC是图形处理单元(GPU)—通常用于计算机图形、视频游戏和加速人工智能。它们是一项新兴技术，随着多核计算机架构变得越来越普遍，预计在不久的将来会有大幅增长。

片上网络可以跨越同步和异步时钟域，称为时钟域交叉，或使用非时钟异步逻辑。NoC支持全局异步、本地同步的电子架构，允许片上系统上的每个处理器内核或功能单元拥有自己的时钟域。

片上网络架构通常对稀疏小世界网络(SWN)和无标度网络(SFN)进行建模，以限制互连线和点对点连接的数量、长度、面积和功耗。

拓扑是片上网络设计的xxx个基本方面，它对整体网络成本和性能有着深远的影响。拓扑决定了节点和通道之间的物理布局和连接。此外，消息遍历跃点和每一跃点的信道长度取决于拓扑。因此，拓扑显着影响延迟和功耗。此外，由于拓扑决定了节点之间替代路径的数量，它会影响网络流量分布，从而影响网络带宽和性能。

传统上，IC设计有专用的点对点连接，每个信号都有一根专线。这导致密集的网络拓扑。特别是对于大型设计，从物理设计的角度来看，这有几个限制。它需要互连数量的二次幂。导线占据了芯片的大部分面积，在纳米CMOS技术中，互连在性能和动态功耗方面都占主导地位，因为信号在跨芯片的导线中传播需要多个时钟周期。这也允许更多的寄生电容,电阻和电感在电路上产生。

通信子系统中互连的稀疏性和局部性对传统的基于总线和基于交叉开关的系统产生了一些改进。

片上网络链路中的导线由许多信号共享。实现了高水平的并行性，因为NoC中的所有数据链路可以同时对不同的数据包进行操作。[为什么？]因此，随着集成系统的复杂性不断增加，与以前的通信架构（例如，专用点对点信号线、共享总线或带桥接器的分段总线）相比，NoC提供了增强的性能（例如吞吐量）和可扩展性）。该算法[哪个？]必须以这样一种方式设计，即它们提供大的并行性，从而可以利用NoC的潜力。

在由片上网络连接的多核系统中，一致性消息和缓存未命中请求必须通过开关。因此，交换机可以通过简单的跟踪和转发元素来增强，以检测将来哪些内核将请求哪些缓存块。然后，转发元素将任何请求的块多播到将来可能请求该块的所有核。这种机制降低了缓存未命中率。