顺序逻辑

在自动机理论中，顺序逻辑是一种逻辑电路，其输出取决于其输入信号的现值和过去输入的序列，即输入历史。这与组合逻辑形成对比，后者的输出仅是当前输入的函数。也就是说，顺序逻辑有状态（记忆），而组合逻辑没有。

顺序逻辑被用来构建有限状态机，这是所有数字电路的基本构建模块。几乎所有实用数字设备中的电路都是组合逻辑和顺序逻辑的混合体。

一个熟悉的顺序逻辑设备的例子是带有频道上升和频道下降按钮的电视机。按下向上的按钮给电视一个输入，告诉它切换到它当前接收的频道之上的下一个频道。如果电视在第5个频道上，按向上键就会切换到第6个频道。然而，如果电视在8频道上，按上键就会切换到9频道。

为了使频道选择正确运行，电视必须知道它目前接收的是哪个频道，这是由过去的频道选择决定的。电视机将当前的频道存储为其状态的一部分。当给它一个频道上升或下降的输入时，频道选择电路的顺序逻辑从输入和当前频道中计算出新的频道。

数字顺序逻辑电路分为同步和异步类型。在同步顺序电路中，器件的状态只在离散的时间内响应时钟信号而变化。在异步电路中，设备的状态可以在任何时候响应变化的输入而变化。

今天几乎所有的顺序逻辑都是时钟或同步逻辑。在同步电路中，一个被称为时钟（或时钟发生器）的电子振荡器产生一连串的重复脉冲，称为时钟信号，分配给电路中的所有记忆元件。

顺序逻辑中的基本存储元件是触发器。每个触发器的输出只有在被时钟脉冲触发时才会发生变化，因此整个电路中的逻辑信号的变化都是在同一时间、以固定的时间间隔开始的，与时钟同步。电路中所有存储元件（触发器）在任何给定时间的输出，它们所包含的二进制数据，被称为电路的状态。

同步电路的状态只在时钟脉冲时改变。在每个周期，下一个状态由当前状态和时钟脉冲发生时的输入信号值决定。同步逻辑的主要优点是其简单性。对数据进行操作的逻辑门需要有限的时间来响应其输入的变化。这被称为传播延迟。时钟脉冲之间的间隔必须足够长，以便所有的逻辑门都有时间对变化作出反应，并在下一个时钟脉冲发生前将其输出稳定在逻辑值。只要满足这个条件（忽略某些其他细节），就能保证电路的稳定和可靠。这决定了同步电路的最 大工作速度。

同步逻辑有两个主要缺点。可能的最 大时钟速率是由电路中最慢的逻辑路径决定的，也就是所谓的关键路径。每个逻辑计算，从最简单的到最复杂的，都必须在一个时钟周期内完成。因此，快速完成计算的逻辑路径大部分时间是空闲的，等待下一个时钟脉冲的到来。

因此，同步逻辑可能比异步逻辑要慢。加快同步电路的一个方法是将复杂的操作分成几个简单的操作，这些操作可以在连续的时钟周期内执行，这种技术被称为流水线。

这种技术在微处理器设计中被广泛使用，有助于提高现代处理器的性能。时钟信号必须被分配到电路中的每个触发器。由于时钟通常是一个高频信号，这种分配会消耗比较大的功率，并耗散很多热量。即使是无所事事的触发器也会消耗少量的功率，从而在芯片中产生废热。

在电池供电的设备中，需要额外的硬件和软件复杂性来降低时钟速度或在设备没有被积极使用时暂时关闭时钟，以保持可用的电池寿命。

异步顺序逻辑异步顺序逻辑不通过时钟信号同步；电路的输出直接响应输入的变化而变化。异步逻辑的优点是它可以比同步逻辑更快，因为电路不需要等待时钟信号来处理输入。