并行处理(DSP实现)

编辑
本词条由“匿名用户” 建档。

在数字信号处理(DSP)中,并行处理是一种复制功能单元以同时操作不同任务(信号)的技术。相应地,我们可以对不同的信号在相应的重复功能单元上进行相同的处理。此外,由于并行处理的特点,并行的DSP设计往往包含多个输出,从而使吞吐量比不并行的要高。 考虑一个函数单元(并行:重复的功能单元并行工作每个任务完全由不同的功能单元处理。管道化:不同的功能单元并行工作每个任务被分成一连串的子任务,由专门的、不同的...

并行处理(DSP实现)

编辑

数字信号处理(DSP)中,并行处理是一种复制功能单元以同时操作不同任务(信号)的技术。相应地,我们可以对不同的信号在相应的重复功能单元上进行相同的处理。此外,由于并行处理的特点,并行的DSP设计往往包含多个输出,从而使吞吐量比不并行的要高。

概念性的例子

编辑

考虑一个函数单元(并行:重复的功能单元并行工作每个任务完全由不同的功能单元处理。管道化:不同的功能单元并行工作每个任务被分成一连串的子任务,由专门的、不同的功能单元处理。目标。管道化导致关键路径的减少,这可以提高采样速度或减少相同速度下的功耗,产生更高的每瓦特性能。并行处理技术需要多个输出,这些输出在一个时钟周期内并行计算。因此,有效的采样速度会随着并行程度的提高而提高。考虑到我们能够同时应用并行处理和流水线技术的条件,xxx选择并行处理技术,理由如下

并行处理方法

管道化通常会导致I/O瓶颈

编辑

并行处理也被用来降低功耗,同时使用慢速时钟管道化和并行处理的混合方法进一步提高了架构的速度并行FIR滤波器考虑一个3抽头的FIR滤波器。y(n)=ax(n)+bx(n-1)+cx(n-2){displaystyley(n)=ax(n)+bx(n-1)+cx(n-2)}。假设乘法单元的计算时间为Tm,加法单元的计算时间为Ta。采样周期为考虑设计一个4个并行的架构(N=4)。在这样的并行系统中,每个延迟元素意味着一个块延迟,时钟周期是采样周期的四倍。因此,通过n=4k的递归迭代,我们有原有滤波器的极点在z=a,而并行系统的极点在z=a4,更接近原点。极点的移动提高了系统对舍入噪声的鲁棒性。该架构的硬件复杂性。通过利用并发和增量计算来避免重复计算,可以减少硬件复杂性的平方增长。

低功耗的并行处理

编辑

并行处理技术的另一个优点是,它可以通过减少SU来降低系统的功耗。

内容由匿名用户提供,本内容不代表vibaike.com立场,内容投诉举报请联系vibaike.com客服。如若转载,请注明出处:https://vibaike.com/168082/

(1)
词条目录
  1. 并行处理(DSP实现)
  2. 概念性的例子
  3. 管道化通常会导致I/O瓶颈
  4. 低功耗的并行处理

轻触这里

关闭目录

目录