流水线（DSP实现）

流水线是一种重要的技术，用于数字信号处理（DSP）系统、微处理器等若干应用中。它起源于一个水管的想法，即在不等待水管中的水出来的情况下，不断地把水送进去。相应地，它导致了大多数DSP系统中关键路径的速度提升。例如，在DSP系统中，它可以提高时钟速度或在相同的速度下降低功耗。概念流水线允许一个系统的不同功能单元同时运行。考虑下图中的一个非正式的例子。一个系统包括三个子功能单元（F0、F1和F2）。假设有三个独立的任务（T0、T1和T2）正在由这三个功能单元执行。每个功能单元完成任务的时间是相同的，并将在时间表中占据一个槽。如果我们把这三个单元和任务按顺序排列，完成它们所需的时间是五个槽位。然而，如果我们把T0到T2的管道同时进行，总时间就会减少到三个槽。因此，一个适当的流水线设计有可能实现速度上的显著提高。

管道化不能减少单个任务所需的处理时间。管道化的优点是在处理任务流时增加了系统的吞吐量。应用过多的流水线功能会导致延迟增加--也就是说，单个任务在整个管道中传播的时间会延长。如果不同阶段的资源重复使用受到限制，流水线系统也可能需要更多的资源（缓冲器、电路、处理单元、内存等）。

另一种通过并发性来提高效率的技术是并行处理。其核心区别在于，并行技术通常会复制功能单元，并在它们之间一次性分配多个输入任务。因此，它可以在单位时间内完成更多的任务，但可能遭受更昂贵的资源成本。在前面的例子中，并行技术将每个功能单元复制到另两个单元中。因此，所有的任务都可以由具有相同功能的复制功能单元同时进行操作。完成这三个任务的时间被减少到三个时间段。在FIR滤波器中进行流水作业考虑一个3抽头的FIR滤波器。假设乘法单元的计算时间为Tm，加法单元的计算时间为Ta。

关键路径，代表处理一个新样本所需的最小时间，被1个乘法单元和2个加法单元所限制。因此，采样周期为然而，这种结构可能不适合有高速要求的设计。为了减少采样周期，我们可以沿着关键数据路径引入额外的流水线寄存器。然后，该结构被划分为两个阶段，xxx阶段产生的数据将被存储在引入的寄存器中，延迟一个时钟到第二阶段。在这样的流水线结构下，采样周期缩短为

通过结合前瞻技术和流水线，我们能够提高目标设计的采样率。前瞻性流水线将在传递函数中加入抵消极点和零点，这样传递函数的分母中以下项的系数为零。然后，输出样本y(n)可以通过输入和输出样本y(n-M)来计算，这样在临界循环中有M个延迟元素。然后，这些元素被用来对临界环路进行M级流水线处理，从而使采样率增加M倍。考虑一下一阶IIR滤波器的传递函数在设计这种函数的直接结构中，这个递归滤波器的采样率被一个乘加运算的计算时间所限制。为了对这种设计进行管理，我们观察到H有一个极点在因此，在一个3级流水线的等效稳定滤波器中，传递函数可以通过在以下位置添加极点和零而得到{displaystylez=ae{pm({frac{