边界扫描

边界扫描是一种测试印刷电路板或集成电路内部子块上的互连（线路）的方法。 边界扫描也被广泛用作调试方法，以观察集成电路引脚状态、测量电压或分析集成电路内部的子模块。

1994 年，添加了一个包含边界扫描描述语言 (BSDL) 描述的补充，它描述了 IEEE Std 1149.1 兼容设备的边界扫描逻辑内容。此后，该标准被世界各地的电子设备公司所采用。边界扫描现在主要是 JTAG 的同义词。

边界扫描架构提供了一种无需使用物理测试探针即可测试互连（包括逻辑集群、存储器等）的方法；这涉及添加至少一个测试单元，该单元连接到设备的每个引脚，并且可以选择性地覆盖该引脚的功能。

每个测试单元都可以通过 JTAG 扫描链进行编程，以将信号驱动到引脚上，从而穿过电路板上的单个迹线；然后可以读取电路板走线目标处的单元格，验证电路板走线是否正确连接了两个引脚。

如果走线与另一个信号短路或走线开路，则正确的信号值不会出现在目标引脚上，表明存在故障。

为了提供边界扫描功能，IC 供应商向他们的每个设备添加额外的逻辑，包括每个外部迹线的扫描单元。

然后将这些单元连接在一起以形成外部边界扫描移位寄存器 (BSR)，并结合 JTAG 测试访问端口 (TAP) 控制器支持，包括四个（或有时更多）附加引脚和控制电路。

一些 TAP 控制器支持片上逻辑设计块之间的扫描链，JTAG 指令在这些内部扫描链而不是 BSR 上运行。

这可以让这些集成组件像电路板上的独立芯片一样进行测试。片上调试解决方案是此类内部扫描链的重度用户。

这些设计是大多数 Verilog 或 VHDL 库的一部分。这种额外逻辑的开销很小，而且通常非常值得在电路板级实现高效测试。

对于正常操作，添加的边界扫描锁存单元被设置成它们对电路没有影响，因此实际上是不可见的。然而，当电路被设置为测试模式时，锁存器使数据流能够从一个锁存器转移到下一个锁存器。一旦一个完整的数据字被转移到被测电路中，它就可以被锁存到位，以便驱动外部信号。移位字通常还会从配置为输入的信号中返回输入值。

由于这些单元可用于将数据强制输入电路板，因此它们可以设置测试条件。然后可以通过计时数据字将相关状态反馈回测试系统，以便对其进行分析。

通过采用这种技术，测试系统有可能获得对电路板的测试访问权。由于当今的大多数电路板都非常密集地填充了组件和轨道，因此测试系统很难物理访问电路板的相关区域以使其能够测试电路板。边界扫描使访问成为可能，而无需始终需要物理探测器。

在现代芯片和电路板设计中，可测试性设计是一个重要问题，一个常见的设计工件是一组边界扫描测试向量，可能以串行向量格式 (SVF) 或类似的交换格式提供。

设备通过一组输入和输出引脚与世界通信。就其本身而言，这些引脚提供了对设备工作情况的有限可见性。然而，支持边界扫描的设备为设备的每个信号引脚包含一个移位寄存器单元。这些寄存器连接在设备边界周围的专用路径中。

该路径创建了一种虚拟访问功能，可绕过正常输入并提供对设备的直接控制和其输出的详细可见性。边界扫描的内容通常由制造商使用特定于零件的 BSDL 文件来描述。

除其他事项外，BSDL 文件将描述通过边界扫描中暴露的引脚或球（取决于芯片封装）暴露的每个数字信号，作为边界扫描寄存器 (BSR) 定义的一部分。