C-V特性曲线

C-V 特性曲线是一种表征半导体材料和器件的技术。 改变施加的电压，测量电容并将其绘制为电压的函数。 该技术使用金属-半导体结（肖特基势垒）或 p-n 结或 MOSFET 来创建耗尽区，该区域没有导电电子和空穴，但可能包含电离供体和电活性缺陷或陷阱。 内部带有电离电荷的耗尽区的行为类似于电容器。 通过改变施加到结的电压，可以改变耗尽宽度。 耗尽宽度对所施加电压的依赖性提供了有关半导体内部特性的信息，例如其掺杂分布和电活性缺陷密度。可以在直流下进行测量，或者同时使用直流和小信号交流 信号（电导法， ），或使用大信号瞬态电压。

许多研究人员使用电容-电压 (C-V) 测试来确定半导体参数，特别是在 MOSCAP 和 MOSFET 结构中。 然而，C-V 测量也广泛用于表征其他类型的半导体器件和技术，包括双极结晶体管、JFET、III-V 化合物器件、光伏电池、MEMS 器件、有机薄膜晶体管 (TFT) 显示器、光电二极管 和碳纳米管 (CNT)。

这些测量的基本性质使它们适用于范围广泛的研究任务和学科。 例如，研究人员在大学和半导体制造商的实验室中使用它们来评估新工艺、材料、设备和电路。 这些测量对于负责改进工艺和设备性能的产品和产量提高工程师来说非常有价值。 可靠性工程师还使用这些测量来鉴定他们所用材料的供应商、监控过程参数并分析故障机制。

大量的半导体器件和材料参数可以通过适当的方法、仪器和软件从 C-V 测量中导出。 该信息用于整个半导体生产链，从评估外延生长的晶体开始，包括平均掺杂浓度、掺杂分布和载流子寿命等参数。

C–V 测量可以揭示晶圆工艺中的氧化物厚度、氧化物电荷、移动离子污染和界面陷阱密度。 在 nanoHUB 上为具有不同氧化物厚度的体 MOSFET 生成的 C–V 曲线。 请注意，红色曲线表示低频，而蓝色曲线表示高频 C-V 曲线。 特别注意阈值电压随不同氧化物厚度的变化。

在执行其他工艺步骤后，这些测量仍然很重要，包括光刻、蚀刻、清洁、电介质和多晶硅沉积以及金属化等。 一旦器件完全制造完成，C-V 曲线通常用于在可靠性和基本器件测试期间表征阈值电压和其他参数，并为器件性能建模。

C-V 测量是通过使用电子仪器的电容-电压表来完成的。 它们用于通过获得的 C-V 图分析半导体器件的掺杂分布。

金属氧化物半导体结构是 MOSFET 的关键部分，它通过栅极氧化物控制沟道中的势垒高度。

n 沟道 MOSFET 的操作可分为三个区域。

消耗

当在金属上施加一个小的正偏压时，价带边缘被驱动远离费米能级，来自体的空穴被驱动远离栅极，导致低载流子密度。

在更大的栅极偏压下，在半导体表面附近，导带边缘接近费米能级，在半导体和氧化物之间的界面处的反型层或 n 沟道中用电子填充表面。 这导致电容增加。

积累

当施加负栅源电压（正源栅）时，它会在 n 区域的表面创建一个 p 沟道，类似于 n 沟道情况，但电荷和电压的极性相反。 孔密度的增加对应于电容的增加。