Core微架构

核心微架构是由英特尔开发的微架构。 它基于较旧的 Intel P6 架构，并在台式机和服务器领域取代了 NetBurst 架构。 核心微架构于 2006 年 3 月 7 日在英特尔开发者论坛上正式发布。 第 一批使用它的处理器于 2006 年 7 月 27 日以英特尔酷睿 2 的名义出现。当前的英特尔处理器基于该架构的进一步发展。 自 2008 年起，该架构不再称为 Intel Core或 Intel Core 2，而是更名为 Intel Core i。 Intel Nehalem 微架构代表了第 一代这些处理器，称为 Intel Core i。

与 Core 微架构关系最密切的处理器属于 Intel Pentium M 和 Intel Core 系列，它们基于 P6 架构的修改变体。 基于这些移动处理器，核心微架构由位于海法的英特尔以色列开发中心 (IDC) 开发。 从 NetBurst 架构中添加的一个核心功能是 64 位 Intel 64 扩展。

凭借其相对较短的 14 级流水线，与 Netburst 架构的最 大 31 级相比，Core 微架构专为相当适中的时钟速率而设计，其性能主要归功于每个时钟周期的大量指令。 因此，同等性能的处理器相比NetBurst架构功耗明显更低，但与英特尔酷睿相比，热设计功耗不得不提高。 大多数产品都有多核，但也有单核处理器作为 Celeron 或 Core 2 Solo 出售。

核心微架构采用四倍超标量设计，而所有前辈均基于三倍超标量设计。 Intel 将此扩展称为“Intel Wide Dynamic Execution”。 SSE单位的总线也被加宽。 前辈的设计在这里只提供 64 位，而新架构可以提供 128 位。 因此，SSE、SSE2 和 SSE3 指令可以在一个时钟周期内处理。 此外，还集成了新的 SSSE3 命令。

IA-64 和 Netburst 架构采用的能力不仅可以预先推测性地将数据加载到缓存中（预取），而且已经处理它（内存消歧），这就是 Intel 所说的“智能内存访问”。 如果推测执行被证明是错误的，则结果将被丢弃并重新开始。 L2 缓存可以动态分配给各种 CPU 内核（“Intel Advanced Smart Cache”）。 如果一个 CPU 内核处于非活动状态，则整个 L2 缓存将分配给另一个 CPU 内核。

一个名为“Intel Intelligent Power Capability”的新节能概念已被整合，它比 SpeedStep 具有更精细的层次，因此工作效率更高。

随着 2007 年底从 65 nm 缩小到 45 nm，代号为“Penryn”的 SSE4.1 被引入。 还为 SSE 命令引入了“Super Shuffle Engine”，旨在加快计算前后要执行的活动。 分频器配备了 radix-16 分频器，而不是之前的 radix-4 分频器。 具体来说，需要执行除法或平方根计算的命令从中受益。 “内存顺序缓冲区”已经过优化，它现在可以更好地管理非对齐地址，因为存储转发现在也可以更频繁地应用于它们。 这最 大限度地减少了加载延迟，并且在这种情况下无需等待缓存更新或访问缓存。 英特尔虚拟化技术也得到了细节改进，并对架构进行了其他小调整。

对于笔记本电脑的处理器，电源管理已扩展到包括深度掉电模式 (C6)，在该模式下，处理器和高速缓存的所有执行单元都将完全关闭。 由于 C6 并不总是值得的，算法决定来自操作系统的命令是在 C6 上执行还是被忽略而只切换到 C4。

• 英特尔赛扬（核心）
• 英特尔赛扬 M：来自“Merom-1024”
• 英特尔酷睿 2
• Intel Pentium 双核：来自“Allendale-1024”或“Merom-1024”
• 英特尔至强（核心）

名为 Intel Core 的处理器并非基于 Core 微架构。