逻辑仿真

逻辑仿真是利用仿真软件来预测数字电路的行为和硬件描述语言。仿真可以在不同程度的物理抽象上进行，例如在晶体管级、门级、寄存器传输级(RTL)、电子系统级(ESL)或行为级。

模拟的优势在于可以为用户提供熟悉的外观和感觉，因为它是由设计中使用的相同语言和符号构成的。通过允许用户直接与设计交互，仿真是设计人员获得设计反馈的一种自然方式。

调试然后验证设计所需的工作量与设计的成熟度成正比。也就是说，在设计生命周期的早期，错误和不正确的行为通常会很快被发现。随着设计的成熟，仿真将需要更多的时间和资源来运行，并且发现错误所需的时间也会越来越长。在模拟现代系统的组件时，这尤其成问题。在模拟的单个时钟周期内改变状态的每个组件都需要几个时钟周期来模拟。

解决这个问题的一个直接方法可能是在现场可编程门阵列上模拟电路。形式验证也可以作为模拟的替代方案进行探索，尽管形式证明并不总是可能或方便。

一种加速逻辑仿真的前瞻性方法是使用分布式和并行计算。

为了帮助衡量模拟的彻底性，存在用于评估代码覆盖率、功能覆盖率和逻辑覆盖率的工具。

事件仿真允许设计包含简单的时序信息——信号从一个地方传输到另一个地方所需的延迟。在仿真过程中，信号变化以事件的形式进行跟踪。特定时间的更改会在特定延迟后触发事件。事件按发生时间排序，当特定时间的所有事件都处理完毕后，模拟时间提前到下一个预定事件的时间。事件模拟运行的速度取决于要处理的事件数量（模型中的活动量）。

虽然事件仿真可以提供一些有关信号时序的反馈，但它不能替代静态时序分析。

在循环模拟中，无法指定延迟。使用周期精确模型，并且在每个周期中评估每个门。因此，循环模拟以恒定速度运行，而不管模型中的活动如何。优化的实现可以利用低模型活动通过跳过对输入没有改变的门的评估来加速模拟。与事件模拟相比，循环模拟往往更快，扩展性更好，更适合硬件加速/仿真。

然而，芯片设计趋势表明，由于电路中活动因子的减少，事件模拟获得了相对性能（由于时钟门控和电源门控等技术，这些技术正变得越来越普遍用于降低功耗）。在这些情况下，由于事件模拟只模拟必要的事件，性能可能不再是循环模拟的劣势。事件仿真还具有更大灵活性的优势，可以处理周期仿真难以处理的设计特征，例如异步逻辑和不相称的时钟。由于这些考虑，几乎所有商业逻辑模拟器都具有基于事件的能力，即使它们主要依赖于基于周期的技术。