赛道内存

赛道内存或域墙内存 (DWM) 是由物理学家 Stuart Parkin 领导的团队在 IBM 的阿尔马登研究中心开发的一种实验性非易失性存储设备。 2008 年初，成功演示了 3 位版本。 如果开发成功，赛道存储器将提供比闪存等同类固态存储设备更高的存储密度。

赛道内存使用自旋相干电流沿着约 200 nm 宽和 100 nm 厚的纳米级坡莫合金线移动磁畴。 当电流通过导线时，磁畴通过位于导线附近的磁读/写头，磁头改变磁畴以记录位模式。 赛道存储设备由许多这样的电线和读/写元件组成。 在一般的操作概念上，赛道记忆类似于早期的 1960 年代和 70 年代的泡泡记忆。 延迟线存储器，例如 1940 年代和 1950 年代的水银延迟线，是类似技术的更早形式，用于 UNIVAC 和 EDSAC 计算机。 与气泡存储器一样，跑道存储器使用电流推动一系列磁畴穿过基板并经过读/写元件。 基于自旋电子磁阻传感器的发展，磁检测能力的改进允许使用更小的磁畴来提供更高的位密度。

在生产中，预计导线可以缩小到 50 纳米左右。 赛道记忆考虑了两种安排。 最简单的是一系列排成网格的扁线，附近有读写头。 一种更广泛研究的布置使用 U 形导线垂直布置在底层基板上的读/写磁头网格上。 这将允许电线在不增加其 2D 面积的情况下更长，尽管在它们到达读/写磁头之前需要沿着电线进一步移动单个域会导致更慢的随机访问时间。 两种安排都提供了大致相同的吞吐量性能。 建筑方面的主要关注点是实用性； 三维垂直排列是否可以量产。

2008 年的预测表明，赛道内存将提供大约 20-32 纳秒的性能来读取或写入随机位。 相比之下，硬盘驱动器约为 10,000,000 ns，传统 DRAM 约为 20-30 ns。 主要作者讨论了使用储层将访问时间缩短至约 9.5 ns 的方法。 总吞吐量，有或没有储存器，对于赛道内存来说大约是 250-670 Mbit/s，而单个 DDR3 DRAM 是 12800 Mbit/s，高性能硬盘驱动器是 1000 Mbit/s，而 1000 闪存设备最高可达 4000 Mbit/s。 当前xxx比赛道内存提供明显延迟优势的技术是 SRAM，大约为 0.2 ns，但成本更高。 更大的特征尺寸 F 约为 45 nm（截至 2011 年），单元面积约为 140 F2。

赛道内存是旨在取代传统存储器（如 DRAM 和闪存）的几种新兴技术之一，并可能提供适用于各种角色的通用存储设备。 其他竞争者包括磁阻随机存取存储器 (MRAM)、相变存储器 (PCRAM) 和铁电 RAM (FeRAM)。 大多数这些技术提供类似于闪存的密度，在大多数情况下更差，并且它们的主要优势是没有像闪存那样的耐写限制。 Field-MRAM 提供高达 3 ns 访问时间的出色性能，但需要 25-40 F² 的大单元尺寸。 它可能会被用作 SRAM 的替代品，但不会用作大容量存储设备。 PCRAM 提供了这些设备中最高的密度，其单元大小约为 5.8 F²，类似于闪存，并且在 50 ns 左右具有相当不错的性能。

然而，这些都无法在总体上与赛道内存竞争，尤其是在密度方面。 例如，50 ns 允许在赛道存储设备中操作大约 5 位，从而导致有效单元大小为 20/5=4 F²，轻松超过 PCM 的性能密度产品。 另一方面，在不牺牲位密度的情况下，相同的 20 F² 区域可以容纳 2.5 个 2 位 8 F² 替代存储单元（例如电阻式 RAM (RRAM) 或自旋力矩转移 MRAM），每个单独运行速度更快（ ~10 纳秒）。

在大多数情况下，存储设备在任何给定位置存储一位，因此通常根据单元大小来比较它们，一个单元存储一位。 单元尺寸本身以 F² 为单位给出，其中 F 是特征尺寸设计规则，通常代表金属线宽。 Flash 和 racetrack 都在每个单元格中存储多个位，但仍然可以进行比较。 例如，硬盘驱动器似乎达到了 650 nm²/bit 左右的理论极限。