锁相环

锁相环或锁相回路（PLL）是一个控制系统，其产生输出信号，其相位是与输入信号的相位。有几种不同的类型。最简单的是由反馈环路中的变频振荡器和鉴相器组成的电子电路。振荡器产生一个周期信号，并且相位检测器将该信号的相位与输入周期信号的相位进行比较，调整振荡器以保持相位匹配。

保持输入和输出相位处于锁定步骤还意味着保持输入和输出频率相同。因此，除了同步信号外，锁相环还可以跟踪输入频率，或者可以生成输入频率倍数的频率。这些属性用于计算机时钟同步，解调和频率合成。

锁相环广泛用于无线电、电信、计算机和其他电子应用中。它们可用于解调信号，从嘈杂的通信信道中恢复信号，以输入频率的倍数生成稳定的频率（频率合成）或在数字逻辑电路（例如微处理器）中分配精确定时的时钟脉冲。由于单个集成电路可以提供完整的锁相环构建块，因此该技术已广泛用于现代电子设备中，其输出频率范围从几分之一赫兹到几兆赫兹。

锁相环机制可以被实现为模拟或数字电路。两种实现都使用相同的基本结构。模拟PLL电路包括四个基本元素：

• 相位检测器
• 低通滤波器
• 压控振荡器，以及
• 反馈路径（可能包括分频器）。

PLL有几种变体。使用的一些术语是模拟锁相环（APLL），也称为线性锁相环（LPLL）、数字锁相环（DPLL），所有数字锁相环（ADPLL）和软件相位锁环（SPLL）。

模拟或线性PLL（APLL）

鉴相器是一个模拟乘法器。环路滤波器是有源或无源的。使用压控振荡器（VCO）。如果APLL 的环路滤波器具有在原点正好有一个极点的传递函数，则称它为II型（另请参见关于II型APLL的引入范围的Egan猜想）。

数字PLL（DPLL）

具有数字相位检测器（例如XOR、边沿触发JK，相位频率检测器）的模拟PLL。循环中可能有数字分频器。

全数字PLL（ADPLL）

鉴相器、滤波器和振荡器是数字的。使用数控振荡器（NCO）。

软件PLL（SPLL）

功能块由软件而不是专用硬件实现。

神经元PLL（NPLL）

鉴相器，滤波器和振荡器是神经元或小型神经元池。使用速率控制振荡器（RCO）。用于跟踪和解码低频调制（<  1 kHz），例如在类似哺乳动物的主动感应过程中发生的调制。

电荷泵PLL（CP-PLL）

CP-PLL是具有相位频率检测器和方波信号的锁相环的一种改进。另请参阅关于CP-PLL的Gardner猜想。

• 类型和顺序。
• 频率范围：保持范围（跟踪范围）、引入范围（捕获范围、采集范围）、锁定范围。
• 回路带宽：定义控制回路的速度。
• 瞬态响应：达到一定精度（例如50 ppm）的过冲和稳定时间。
• 稳态误差：类似于剩余相位或时序误差。
• 输出频谱纯度：就像某个VCO调谐电压纹波产生的边带一样。
• 相位噪声：由特定频带中的噪声能量定义（例如，从载波偏移10 kHz）。高度依赖于VCO的相位噪声，PLL带宽等
• 常规参数：例如功耗、电源电压范围、输出幅度等。

锁相环被广泛用于同步目的。在空间通信中用于相干解调和阈值扩展，位同步和符号同步。锁相环也可用于解调 调频信号。在无线电发射机中，PLL用于合成新频率，该新频率是参考频率的倍数，并且具有与参考频率相同的稳定性。

其他应用包括

• 解调的调频（FM）：如果PLL锁定到FM信号中，VCO跟踪输入信号的瞬时频率。控制VCO并与输入信号保持锁定的滤波后误差电压被解调为FM输出。VCO的传输特性决定了解调后的线性度。由于集成电路PLL中使用的VCO是高度线性的，因此可以实现高度线性的FM解调器。
• 移频键控（FSK）的解调：在数字数据通信和计算机xxx设备中，二进制数据是通过在两个预设频率之间转换的载波频率传输的。
• 恢复否则会在噪声中丢失的小信号（锁定放大器跟踪参考频率）
• 从数据流（例如从磁盘驱动器）恢复时钟定时信息
• 时钟乘法器在微处理器允许内部处理器元件来运行比外部连接更快，同时保持精确的定时关系
• 用于电信和远程控制的调制解调器和其他音频信号的解调。
• DSP的视频信号; 锁相环还用于将相位和频率与输入模拟视频信号同步，因此可以对其进行采样和数字处理
• 原子力显微镜在频率调制模式，以检测由于尖端表面相互作用的悬臂的共振频率的变化
• 直流电动机驱动