时间脉冲信号

在电子设备中，尤其是同步数字电路中，时钟信号（历史上也称为逻辑节拍）在高状态和低状态之间振荡，并像节拍器一样用于协调数字电路的动作。

时钟信号由时钟发生器产生。 尽管使用了更复杂的安排，但最常见的时钟信号采用占空比为 50% 的方波形式，通常具有固定的恒定频率。 使用时钟信号进行同步的电路可以在时钟周期的上升沿或下降沿激活，或者在双倍数据速率的情况下，在时钟周期的上升沿和下降沿激活。

大多数足够复杂的集成电路 (IC) 使用时钟信号来同步电路的不同部分，以比最坏情况的内部传播延迟慢的速率循环。 在某些情况下，执行一项可预测的操作需要多个时钟周期。 随着 IC 变得越来越复杂，为所有电路提供准确和同步时钟的问题变得越来越困难。 这种复杂芯片的杰出例子是微处理器，它是现代计算机的核心部件，它依赖于来自晶体振荡器的时钟。 xxx的例外是异步电路，例如异步 CPU。

时钟信号也可能被门控，即与控制信号相结合，以启用或禁用电路特定部分的时钟信号。 这种技术通常用于通过在不使用时有效地关闭部分数字电路来节省电力，但代价是增加了时序分析的复杂性。

大多数现代同步电路仅使用单相时钟——换句话说，所有时钟信号都（有效地）在一根线上传输。

在同步电路中，两相时钟是指分布在两条线上的时钟信号，每条线都具有不重叠的脉冲。 传统上，一根导线称为相位 1 或 φ1 (phi1)，另一根导线承载相位 2 或 φ2 信号。 由于保证两相不重叠，只要一相锁存器的输入仅取决于另一相锁存器的输出，就可以使用门控锁存器而不是边沿触发触发器来存储状态信息。 由于门控锁存器仅使用四个门而不是边沿触发触发器的六个门，因此两相时钟可以导致设计的总门数较少，但通常会在设计难度和性能上造成一定的损失。

金属氧化物半导体 (MOS) IC 在 1970 年代通常使用双时钟信号（两相时钟）。 这些是为 Motorola 6800 和 Intel 8080 微处理器在外部生成的。 下一代微处理器在芯片上集成了时钟生成功能。 8080 使用 2 MHz 时钟，但处理吞吐量与 1 MHz 6800 相似。8080 需要更多时钟周期来执行处理器指令。 6800 的最小时钟速率为 100 kHz，而 8080 的最小时钟速率为 500 kHz。 1976 年发布了两种微处理器的高速版本。

6501需要一个外部两相时钟发生器。MOS Technology 6502内部使用相同的两相逻辑，但还包括一个片上两相时钟发生器，因此只需要一个单相时钟输入，简化系统设计 .

四相时钟很少用于较新的 CMOS 处理器，例如 DEC WRL MultiTitan 微处理器。 以及 Intrinsity 的 Fast14 技术。 大多数现代微处理器和微控制器都使用单相时钟。

许多现代微型计算机使用时钟倍频器，将较低频率的外部时钟倍频到微处理器的适当时钟速率。

这允许 CPU 以比计算机其余部分高得多的频率运行，从而在 CPU 不需要等待外部因素（如内存或输入/输出）的情况下提供性能提升。

绝大多数数字设备不需要固定、恒定频率的时钟。只要遵守最小和xxx时钟周期，时钟边沿之间的时间可以在一个边沿到下一个边沿之间变化很大，然后再返回。这样的数字 设备与动态改变其频率的时钟发生器一起工作，例如扩频时钟生成、动态频率缩放等。