可编程阵列逻辑

可编程阵列逻辑（PAL）是Monolithic Memories, Inc.推出的可编程逻辑器件半导体家族，用于在数字电路中实现逻辑功能。（MMI）1978年3月。MMI获得了可编程阵列逻辑一词的注册商标，用于“可编程半导体逻辑电路”。该商标目前由晶格半导体持有。

设备由一个小的PROM（可编程只读内存）核心和额外的输出逻辑组成，用于在几乎没有组件的情况下实现特定想要的逻辑功能。

使用专用机器，可编程阵列逻辑设备是“现场可编程的”。可编程阵列逻辑有几种变体：

• “一次性可编程”（OTP）设备在初始编程后无法更新和重用（MMI还提供一个名为HAL或“硬阵列逻辑”的类似家族，这些设备类似于PAL设备，只是在工厂进行了掩码编程）。
• 紫外线可擦除版本（例如：PALCxxxxxx，例如：PALC22V10）在芯片模具上有一个石英窗，可以像EPROM一样用紫外线光源擦除以重新使用。
• 后来的版本（PALCExxx，例如：PALCE22V10）是闪存可擦除设备。

在大多数应用中，电擦的GAL现在被部署为一次性可编程PAL的针脚兼容直接替代品。

在PAL引入之前，数字逻辑电路的设计者将使用小规模集成（SSI）组件，例如7400系列TTL（晶体管-晶体管逻辑）系列；7400系列包括各种逻辑构建模块，如门（NOT、NAND、NOR、AND、OR）、多路复用器（MUX）和解复用器（DEMUXes）、人字拖（D型、JK等）等。一个PAL设备通常会取代数十个这样的“离散”逻辑包，因此随着可编程阵列逻辑业务的起飞，SSI业务下降。正如特蕾西·基德的畅销书《新机器的灵魂》中所记录的那样，PAL在许多产品中得到了有利的使用，例如小型计算机。

可编程阵列逻辑不是xxx个商业可编程逻辑设备；Signetics自1975年以来一直在出售其现场可编程逻辑阵列（FPLA）。这些设备对大多数电路设计人员来说完全不熟悉，被认为太难使用。FPLA的最大运行速度相对较慢（由于同时具有可编程AND和可编程OR阵列），价格昂贵，且可测试性声誉不佳。另一个限制接受FPLA的因素是大包，一个600英里（0.6英寸或15.24毫米）宽的28针双直列包（DIP）。

创建PAL设备的项目由John Birkner管理，实际的PAL电路由H设计。在之前的一份工作中（在小型计算机制造商计算机自动化公司），伯克纳使用80个标准逻辑设备开发了一个16位处理器。他在标准逻辑方面的经验使他相信，如果用户可编程设备被设计成取代标准逻辑，这些设备将更具吸引力。这意味着包件尺寸必须更典型地使用现有设备，并且速度必须提高。MMI希望可编程阵列逻辑是一个相对较低的成本（3美元）部分。然而，该公司最初存在严重的制造产量问题，不得不以超过50美元的价格出售这些设备。这威胁到PAL作为商业产品的可行性，MMI被迫将产品线授权给国家半导体。可编程阵列逻辑后来被德克萨斯仪器和高级微设备“第二来源”。

早期的PAL是使用双极晶体管技术与一次性可编程（OTP）钛钨编程引信在硅中制造的20针DIP组件。后来的设备由柏树、晶格半导体和先进微设备使用CMOS技术制造。

最初的20针和24针PAL被MMI标记为中型集成（MSI）设备。

PAL架构由两个主要部分组成：逻辑平面和输出逻辑宏单元。

可编程逻辑平面是一个可编程只读内存（PROM）数组，允许将设备引脚上的信号或这些信号的逻辑补编路由到输出逻辑宏单元。

可编程阵列逻辑设备具有排列在“固定-OR，可编程-AND”平面上的晶体管单元阵列，用于实现每个输出的“产品和”二进制逻辑方程，以及来自输出的同步或异步反馈。

早期的20针PAL有10个输入和8个输出。产出处于活动低水平，可以注册或组合。可编程阵列逻辑家族的成员可以使用各种称为“输出逻辑宏单元”或OLMC的输出结构。在引入“V”（“变量”）系列之前，每个可编程阵列逻辑中可用的OLMC类型在制造时是固定的。（PAL16L8有8个组合输出，PAL16R8有8个注册输出。PAL16R6有6个注册和2个组合，而PAL16R4各有4个。）每个输出最多可以有8个产品术语（实际上是 AND 门）；然而，组合输出使用其中一个术语来控制双向输出缓冲区。还有其他组合，其产出较少，每项产出的产品条款更多，并且具有活跃的高产出（“H”系列）。“X”系列设备在寄存器前有一个异或门。这些 PAL 也有类似的 24 针版本。

这种固定的输出结构经常使试图优化PAL设备效用的设计者感到沮丧，因为他们的应用程序通常需要不同类型的输出结构。（例如，一个人无法获得5个注册输出，其中包含3个有源高组合输出。）因此，1983年6月，AMD推出了22V10，这是一个24针设备，有10个输出逻辑宏单元。每个宏单元可以由用户配置为组合或注册、活动高或活动低。分配给一项产出的产品条款数量从8个到16个不等。这个设备可以取代所有24针固定功能PAL设备。PAL“V”（“变量”）系列的成员包括PAL16V8、PAL20V8和PAL22V10。

PAL使用二进制模式（如JEDEC ASCII/十六进制文件）和制造商或第三方提供的特殊电子编程系统（如DATA I/O）进行电气编程。除了单单元设备程序员外，当需要编程超过几个PAL时，设备馈线器和帮派程序员也经常使用。（对于大量，可以通过制造商制造用于编程客户模式的定制金属口罩来消除电气编程成本；MMI使用术语“硬阵列逻辑”（HAL）来指代以这种方式编程的设备。）

尽管一些工程师通过手动编辑包含二进制保险丝模式数据的文件来编程PAL设备，但大多数人选择使用硬件描述语言（HDL）设计逻辑，如Data I/O的ABEL、逻辑设备的CUPL或MMI的PALASM。这些是计算机辅助设计（CAD）（现在称为“电子设计自动化”）程序，将设计师的逻辑方程转换为二进制融合映射文件，用于编程（并经常测试）每个设备。

PALASM（来自“PAL汇编器”）语言由约翰·伯克纳在20世纪80年代初开发，PALASM编译器由MMI在IBM 370/168上编写FORTRAN IV。MMI免费提供给用户源代码。到1983年，MMI客户在DEC PDP-11、Data General NOVA、惠普HP 2100、MDS800等上运行了版本。

它用于在文本文件中表达输出引脚的布尔方程，然后使用供应商提供的程序转换为编程系统的“保险丝映射”文件；后来，从原理图中翻译选项变得常见，后来，“保险丝映射”可以从Verilog等HDL（硬件描述语言）“合成”。

辅助技术于1983年9月发布了CUPL（通用可编程逻辑汇编器）。该软件一直被称为 CUPL，从未使用扩展首字母缩略词。这是xxx个支持多个PLD家族的商业设计工具。最初版本适用于IBM PC和MS-DOS，但它是用C编程语言编写的，因此可以移植到其他平台。辅助技术于 1985 年 7 月被个人 CAD 系统 (P-CAD) 收购。1986年，PCAD的原理图捕获包可以用作CUPL的前端。CUPL 后来被 Logical Devices 收购，现在归 Altium 所有。 CUPL目前作为Microsoft Windows的集成开发包提供。

Atmel免费发布WinCUPL（他们自己为所有Atmel SPLD和CPLD设计软件）。Atmel被微芯片收购。

Data I/O公司于1984年4月发布了ABEL。开发团队是迈克尔·霍利、迈克·姆拉兹、格里特·巴雷尔、沃尔特·布莱特、比约恩·弗里曼-本森、大卫·佩勒林、玛丽·贝利、丹尼尔·伯里尔和查尔斯·奥利维尔。

Data I/O将ABEL产品线分拆为一家名为Synaario Design Systems的EDA公司，然后在1997年将Synaario出售给MINC公司。MINC专注于开发FPGA开发工具。该公司于1998年关闭，Xilinx收购了MINC的一些资产，包括ABEL语言和工具集。ABEL随后成为Xilinx Webpack工具套件的一部分。现在Xilinx拥有ABEL。

流行的设备程序员包括Data I/O公司的Model 60A逻辑程序员和Model 2900。

xxx批PAL程序员之一是结构化设计SD20/24。他们内置了PALASM软件，只需要一个阴极射线管终端来输入方程并查看引信图。熔断后，如果测试向量输入源文件中，可以验证PAL的输出。

在MMI成功推出大约1978年20针PAL部件后，AMD推出了具有其他功能的24针22V10 PAL。在收购MMI（大约1987年）后，AMD剥离了Vantis的合并业务，该业务于1999年被格子半导体收购。

Altera于1983年推出了EP300（xxx个CMOS PAL），后来转入FPGA业务。

晶格半导体于1985年推出了通用阵列逻辑（GAL）系列，其功能等同于“V”系列PAL，这些PAL使用基于EEPROM（可擦除可编程只读内存）技术的可重新编程逻辑平面。国家半导体是GAL部件的第二个来源。

ICT（国际CMOS技术）于1986年推出了PEEL 18CV8。20针CMOS EEPROM部分可以代替任何注册输出的双极PAL，使用功率要少得多。

Atmel、晶格半导体等公司引入了大规模的可编程逻辑器件。这些设备通过在逻辑平面中包含多个逻辑平面和/或掩埋逻辑宏单元来扩展了PAL架构。引入“复杂可编程逻辑设备”（CPLD）一词是为了将这些设备与PAL和GAL的前身区分开来，当时它们有时被称为简单的可编程逻辑设备（SPLD）。

另一个大型可编程逻辑设备是现场可编程门阵列（FPGA）。这些是目前的设备由英特尔（收购Altera）和Xilinx和其他半导体制造商制造。