双列直插封装

双列直插封装，是电子元器件的一种细长外壳形式，其中两排连接引脚（引脚）位于外壳的相对两侧，用于通孔安装。

连接器引脚设计为通过印刷电路板中的孔插入并从底部焊接。 对于单层电路板以及电镀多层电路板，与表面贴装封装相比，可以通过波峰焊来焊接元件。 DIP 封装中的组件也可以与插座一起使用，以便能够替换它们。

DIP 是集成电路的经典外壳设计。 这些封装通常有 8 到 64 个引脚和一个塑料或陶瓷主体。 陶瓷版本也称为 CERDIP（相对塑料封装的 PDIP）。但是，DIP 封装中还有其他组件，例如继电器、光耦合器、开关、整流桥或电阻网络，它们通常通过颜色区分（光而不是黑暗）或集成电路的引脚数（或缺失的引脚）。

与DIP封装相比，单列直插式封装（SIP/SIL，即单排封装）只有一排用于通孔安装的连接引脚。 DIP 和 SIP 的设计中，行内的引脚以锯齿形相互偏移排列，即交替向外或向内延伸一个网格尺寸，这意味着焊眼或它们的距离可以更大。 这种 SIP 设计也称为 ZIP。

由于日益小型化和集成电路所需的连接数量不断增加，自 1990 年代以来，DIP 外壳的使用量急剧下降。 然而，具有 DIP 或 SIP 格式连接的组件和“分线板”适配器在实验或原型阶段仍然很常见，因为与 SMD 组件不同，它们可以很容易地手工焊接到面包板上或用于面包板上。

大多数 DIP 的引脚间距为 2.54mm（⁄₁₀inches），行间距为 7.62mm（⁄ ₁₀inches) 或 15.24 mm (⁄₁₀ 英寸）。 由于引脚的两排排列，所有类型的引脚数都是偶数。 7.62 毫米变体通常有 8 到 20 个引脚。 15.24 mm 型号配备 32 至 64 个引脚。 具有 24 和 28 引脚的 DIP 有两种变体。

JEDEC 标准还提供了 10.16 或 22.86 毫米行间距的不太常见的变体。 其他标准化变体的引脚间距为 17.78 毫米（⁄₁₀ 英寸）。

引脚栅格为 2 mm、行间距为 5.35 mm 的元件也很少见。

默认情况下，芯片以俯视图（“组件侧”）的草图显示，如图中 7400 处于横向方向，以便可以直接读取印记。 外壳一个窄边的槽口总是在左边。 在这个凹口的左下角，引脚数从 1 开始，然后逆时针绕芯片到左上角。 引脚 1 通常还通过印刷或浮雕标记来识别。

在数字电路中，电源的分配通常遵循右下角接地，左上角紧邻槽口的正工作电压的标准。 由于这种标准化，为这些带有内置备用电容器的 IC 提供插入式插座也是值得的。

当用于表面贴装的元器件确立后，对表面贴装电路（SMD-IC）的需求急剧上升。 为了满足需求并销售已生产的 DIP 电路，制造商开始通过将引脚弯曲成直角从元件主体的底部边缘下方将 DIP 转换为 SMD。 创建了具有 DIP 尺寸的 SMD 变体，但在 1980 年代末几乎没有使用。 与此同时，出现了塑料引线芯片载体（PLCC），其中外壳下的引脚向内弯曲。 作为一项特殊功能，PLCC 是为数不多的标配插座的 SMD 外壳变体之一。

后来，向 SMD 的转换始终导致小型化和更小的 SMDSO 设计（例如用于小外形封装的 SOP 或用于薄型收缩小外形封装的 TSSOP）中连接腿的网格尺寸为 1.27 毫米或 0.65 毫米，现在再次向外弯曲。 新的组装技术需要新的制造和拾放机器，但节省了空间和封装材料，在组装过程中需要不太精确的焊盘击打（DIP 元件的孔通常在单层板上钻成锥形以确保与引线接触）。

上面列出的引脚分配标准已在较小规模的 SMD 变体中采用，没有变化。

2004 年，许多旧的和标准的 IC 仍然采用 DIP 封装。 单个 IC 甚至仅提供 DIP 封装，因此在印刷电路板上经常可以找到混合组装（SMD 和通孔组装）。

对于许多新开发的组件，通常只提供 SMD 设计。 对于应该以高时钟频率工作的组件（例如处理器）来说尤其如此。 由于 DIP 外壳的尺寸和相关的线路长度较大，如果要引出快速数据线路（例如总线），这些组件不能以非常高的频率运行。 尽管 SMD 组件占据主导地位，但采用 DIP 封装的新型微控制器仍在 2013 年进入市场。 DIP 封装在微控制器和其他可编程 IC 中的一个主要优点是它们可以插入插座以对其进行编程，而 SMD 组件需要额外的组件（例如插座）专门用于编程。

DIP 电路更适合构建原型、测试电路或小系列，因为它们可以很容易地用手焊接。 尽管对材料的要求更高，但如今相同芯片的 DIP 设计几乎不贵，有时甚至比 SMD 还便宜。 原因之一可能是 DIP 组件在焊接时必须承受比 SMD 更低的温度负载。