处理器设计

处理器设计是创建处理器（计算机硬件的关键组件）的设计工程任务。它是计算机工程（设计、开发和实施）和电子工程（制造）的子领域。设计过程涉及选择指令集和特定的执行范例（例如VLIW或RISC），并产生一个微体系结构，可以在例如VHDL或Verilog中进行描述。对于微处理器在设计上，该描述随后采用各种半导体器件制造工艺中的一些来制造，从而产生管芯，该管芯被键合到芯片载体上。然后，该芯片载体焊接到或插入到一个插座上，一个印刷电路板（PCB）。

(adsbygoogle = window.adsbygoogle || []).push({});

任何处理器的操作模式都是指令列表的执行。指令通常包括使用寄存器计算或操纵数据值，更改或检索读/写存储器中的值，执行数据值之间的关系测试以及控制程序流程的指令。

CPU设计分为以下几部分：

1. 数据路径（例如ALU和管道）
2. 控制单元：控制数据路径的逻辑
3. 内存组件，例如寄存器文件、缓存
4. 时钟电路，例如时钟驱动器、PLL、时钟分配网络
5. 垫收发器电路
6. 逻辑门单元库，用于实现逻辑

为高性能市场而设计的CPU可能需要针对每个项目进行定制（优化或针对特定应用）设计，以实现频率、功耗和芯片面积目标，而为性能较低的市场而设计的CPU可能会减少实施通过购买作为知识产权的这些物品获得负担。控制逻辑实现技术（使用CAD工具进行逻辑综合）可用于实现数据路径，寄存器文件和时钟。CPU设计中使用的常见逻辑样式包括非结构化随机逻辑，有限状态机，微程序设计和可编程逻辑阵列 （在1980年代很常见）。

用于实现逻辑的设备类型包括：

• 晶体管逻辑 小型集成逻辑芯片-不再用于CPU
• 可编程阵列逻辑和可编程逻辑设备 -不再用于CPU
• 发射极耦合逻辑（ECL）门阵列 -不再常见

• CMOS 门阵列 -不再用于CPU

• CMOS 批量生产的IC-绝大多数CPU
• CMOS ASIC-由于费用而仅适用于少数特殊应用
• 现场可编程门阵列（FPGA）- 软微处理器通用，或多或少需要可重构计算

CPU设计项目通常具有以下主要任务：

• 程序员可见的指令集体系结构，可以通过多种微体系结构实现
• ANSI C / C ++或SystemC中的体系结构研究和性能建模^{[ 需要澄清 ]}
• 高级综合（HLS）或寄存器传输级（RTL、例如逻辑）实现
• RTL验证
• 速度关键组件（高速缓存、寄存器、ALU）的电路设计
• 逻辑综合或逻辑门级设计
• 时序分析，以确认所有逻辑和电路将以指定的工作频率运行
• 物理设计、包括布局规划、逻辑门的布局和布线
• 检查RTL、门级、晶体管级和物理级表示是否等效
• 检查信号完整性，芯片可制造性

将CPU内核重新设计为较小的裸片区域有助于缩小所有内容（“ 光掩模缩小”），从而在较小的裸片上具有相同数量的晶体管。它提高了性能（较小的晶体管开关速度更快），降低了功率（较小的导线具有较小的寄生电容）并降低了成本（更多的CPU安装在同一硅晶片上）。在相同大小的裸片上发布CPU，但CPU内核更小，成本保持不变，但可以在一个超大型集成芯片（附加缓存，多个CPU或其他组件）中实现更高级别的集成，从而提高性能并降低整体系统成本。

与大多数复杂的电子设计一样，逻辑验证工作（证明该设计没有错误）现在控制着CPU的项目进度。

CPU关键的体系结构创新包括索引寄存器、缓存、虚拟内存、指令流水线、超标量、CISC、RISC、虚拟机、仿真器、微程序和堆栈。

已经提出了各种新的CPU设计思想，包括可重配置逻辑，无时钟CPU，计算RAM和光学计算。

基准测试是测试CPU速度的一种方法。例如，由Standard Performance Evaluation Corporation开发的SPECint和SPECfp，以及由嵌入式微处理器基准联盟EEMBC开发的ConsumerMark。

一些常用的指标包括：

• 每秒指令数 -大多数消费者选择计算机架构（通常是Intel IA32架构），以便能够运行大量的预先存在的预编译软件。由于对计算机基准测试一无所知，因此其中一些基于工作频率选择了特定的CPU（请参阅兆赫兹神话）。
• FLOPS-每秒浮点运算的数量对于选择用于科学计算的计算机通常很重要。
• 每瓦性能 -构建并行计算机（如Google）的系统设计人员根据每瓦电源的速度选择CPU，因为为CPU供电的成本超过了CPU本身的成本。
• 一些构建并行计算机的系统设计人员会根据每美元的速度来选择CPU。
• 构建实时计算系统的系统设计人员希望保证最坏情况下的响应。当CPU的中断等待时间短并且响应确定时，这样做比较容易。（DSP）
• 直接使用汇编语言进行编程的计算机程序员希望CPU支持功能齐全的指令集。
• 低功率-适用于电源有限的系统（例如太阳能、电池、人力）。
• 体积小或重量轻-适用于便携式嵌入式系统，航天器系统。
• 环境影响-在制造和回收以及使用过程中将计算机对环境的影响最小化。减少浪费、减少有害物质。。

优化其中一些指标可能会有所取舍。特别是，许多使CPU运行速度更快的设计技术会使“每瓦性能”，“每美元性能”和“确定性响应”变得更糟，反之亦然。

有几个使用CPU的不同市场。由于每个市场对CPU的要求各不相同，因此针对一个市场设计的设备在大多数情况下不适合其他市场。

CPU销售产生的绝大部分收入用于通用计算，即企业和家庭中常用的台式机，笔记本电脑和服务器计算机。在这个市场中，英特尔IA-32和64位版本x86-64体系结构占据了市场主导地位，其竞争对手PowerPC和SPARC保持着较小的客户群。每年，这个市场使用数亿个IA-32架构CPU。这些处理器中越来越多的用于移动设备，例如上网本和笔记本电脑。

由于这些设备用于运行无数不同类型的程序，因此这些CPU设计并非专门针对一种类型的应用程序或一种功能。能够高效运行各种程序的要求使这些CPU设计成为技术上更先进的技术，同时还具有成本相对较高且功耗高的缺点。

1984年，大多数高性能CPU需要四到五年的时间才能开发出来。

科学计算是一个较小的利基市场（以收入和出货量计）。它用于政府研究实验室和大学。在1990年之前，通常针对该市场进行CPU设计，但是事实证明，组织成大型集群的大众市场CPU更便宜。用于科学计算的有源硬件设计和研究的主要剩余领域是连接大众市场CPU的高速数据传输系统。

按照发货单位来衡量，大多数CPU都嵌入在其他机械中，例如电话、时钟、设备、车辆和基础设施。嵌入式处理器的年销售量达数十亿个单位，但其价格大多低于通用处理器。

这些单功能设备在一些方面与更常见的通用CPU不同：

• 低成本至关重要。
• 保持低功耗很重要，因为嵌入式设备的电池寿命通常很有限，并且包括冷却风扇通常是不切实际的。
• 为了降低系统成本，xxx设备与处理器集成在同一硅芯片上。
• 将xxx设备保持在芯片上还可以降低功耗，因为外部GPIO端口通常需要缓冲，以便它们可以源出或吸收保持芯片外部强信号所需的相对较高的电流负载。
  • 许多嵌入式应用程序的电路物理空间有限。将xxx设备保持在芯片上将减少电路板所需的空间。
  • 程序和数据存储器通常集成在同一芯片上。当xxx允许的程序存储器是ROM时，该设备称为微控制器。
• 对于许多嵌入式应用程序，中断延迟将比某些通用处理器中的中断延迟更为关键。

8051是出货量xxx的嵌入式CPU系列，平均每年近十亿个。8051被广泛使用，因为它非常便宜。现在设计时间大约为零，因为它可以作为商业知识产权广泛使用。现在，它通常作为较大系统的一小部分嵌入到芯片中。8051的硅成本现在低至0.001美元，因为某些实现使用的逻辑门数量最少为2200个，占用的硅面积为0.0127平方毫米。

截至2009年，使用ARM体系结构指令集生产的CPU数量超过任何其他32位指令集。ARM体系结构和xxx个ARM芯片的设计大约需要一年半的时间和5个人的工作时间。

32位Parallax Propeller微控制器体系结构和xxx个芯片是由两个人在大约10年的工作时间中设计的。

8位AVR架构和xxx个AVR微控制器是由挪威技术学院的两名学生构思和设计的。

8位6502架构和xxxMOS Technology 6502芯片是由大约9个人组成的小组在13个月内设计的。

32位的伯克利RISC I和RISC II体系结构以及xxx批芯片主要是由一系列学生设计的，作为研究生课程的四分之一顺序的一部分。此设计成为商业SPARC处理器设计的基础。

大约十年来，麻省理工学院（MIT）上6.004课程的每个学生都是一个团队的一部分-每个团队有一个学期来设计和构建7400系列 集成电路中的简单8位CPU 。在这个学期中，一个由4个学生组成的团队设计并构建了一个简单的32位CPU。

一些本科课程要求一个由2至5个学生组成的团队在一个15周的学期中设计，实现和测试FPGA中的简单CPU。

MultiTitan CPU的设计工作量为2.5个人年，在当时被认为是“相对较少的设计工作”。24人为3.5年的MultiTitan研究项目做出了贡献，其中包括设计和构建CPU原型。

对于嵌入式系统，由于功耗要求，通常不需要或不需要最高的性能水平。这允许使用可以通过逻辑综合技术完全实现的处理器。这些合成处理器可以在更短的时间内实现，从而加快了产品上市时间。